Chippek készítése 3 nm-en és azon túl

Kiválasztott öntödék kezdik felfuttatni új 5 nm-es eljárásaikat a 3 nm-es R&D-vel. A nagy kérdés az, hogy mi következik ezután.

A 2 nm-es csomóponton és azon túl már javában folyik a munka, de számos kihívás és némi bizonytalanság is van a láthatáron. Elemzők szerint már most vannak arra utaló jelek, hogy az öntödék néhány hónappal kitolták a 3 nm-es gyártási ütemtervet a különböző technikai problémák és az előre nem látható világjárvány kitörése miatt. A COVID-19 lelassította a lendületet és hatással volt az IC-ipar értékesítésére.

Ez viszont valószínűleg a 3 nm-en túli ütemterveket is eltolja. Mindazonáltal a jelenlegi légkör nem állította meg a félvezetőipart. Ma az öntödék és a memóriagyártók viszonylag magas gyárkihasználtsággal működnek.

A színfalak mögött eközben az öntödék és ügyfeleik folytatják a 3 nm-es és 2 nm-es technológiák fejlesztését, amelyeket most nagyjából 2022-re, illetve 2024-re terveznek. Az 1 nm-es és azon túli technológiákkal kapcsolatban is folyik a munka, de ez még messze van.

A 3 nm-es gyártástól kezdve az ipar reméli, hogy a mai finFET-tranzisztorokról áttérhet a kapu körüli FET-ekre. A 2 nm-nél és talán azon túl az ipar a gate-all-around tranzisztorok jelenlegi és új változatait vizsgálja.

Ezeken a csomópontokon a chipgyártóknak valószínűleg új berendezésekre lesz szükségük, például az extrém ultraibolya (EUV) litográfia következő változatára. Új lerakási, maratási és ellenőrzési/metrológiai technológiák is készülnek.

Mondani sem kell, hogy a tervezési és gyártási költségek itt csillagászatiak. Az IBS szerint egy 3 nm-es chip tervezési költsége 650 millió dollár, míg egy 5 nm-es eszközé 436,3 millió dollár, a 7 nm-esé pedig 222,3 millió dollár. Ezeken a csomópontokon túl még korai lenne megmondani, hogy mennyibe fog kerülni egy chip.

Nem minden tervezéshez van szükség fejlett csomópontokra. Valójában a növekvő költségek sokakat arra késztetnek, hogy más lehetőségeket, például a fejlett csomagolást vizsgálják meg. A méretezés előnyeinek kihasználásának egyik módja a fejlett chipek csomagolásba helyezése.

A Semiconductor Engineering megvizsgálta, hogy mi vár ránk a következő tranzisztorok, gyártóberendezések, anyagok, csomagolás és fotonika terén.

Új tranzisztorok és anyagok
A tranzisztorok, a chipek egyik legfontosabb építőkövei, az eszközökben a kapcsolási funkciókat biztosítják. Évtizedeken át a síkbeli tranzisztorokon alapuló chipek voltak a legfejlettebb eszközök a piacon.

A 20 nm-nél a síkbeli tranzisztorok falba ütköznek. Erre válaszul az Intel 2011-ben 22 nm-nél áttért a finFET-ekre, majd az öntödék következtek 16 nm/14 nm-nél. A finFET-ekben az áram vezérlése úgy valósul meg, hogy a lamella mindhárom oldalán egy-egy kaput valósítanak meg.

A finFET-ekkel a chipgyártók a hagyományos chipskálázást folytatták. A finFET-ek azonban várhatóan kifulladnak, amikor a lamellaszélesség eléri az 5 nm-t, ami valahol a 3 nm-es csomópont környékén fog bekövetkezni. Így a 3 nm-nél a kiválasztott öntödék 2022-ben remélik, hogy áttérhetnek a következő generációs tranzisztorokra, az úgynevezett nanosheet FET-ekre. A nanosheet FET a gate-all-around FET-ek kategóriájába tartozik.

A nanosheet FET a finFET kiterjesztése. Ez egy finFET az oldalán egy köréje tekert kapuval. A nanólapok 3 nm-nél jelennek meg, és 2 nm-ig vagy még tovább terjedhetnek.

1. ábra: Síkbeli tranzisztorok vs. finFET-ek vs. nanólapos FET. Forrás: Samsung

Más lehetőségek is vannak az asztalon, amelyek szintén a kapu körüli kategóriába tartoznak. Az Imec például egy forksheet FET-et fejleszt 2 nm-re. A forksheet FET-ekben az nFET és a pFET is ugyanabba a struktúrába van integrálva. Az nFET-et és a pFET-et egy dielektromos fal választja el egymástól. Ez eltér a meglévő, kapu körüli FET-ektől, amelyek különböző eszközöket használnak az nFET-hez és a pFET-hez.

A forksheet FET-ek szorosabb n-p távolságot és a terület méretezésének csökkentését teszik lehetővé. Az Imec 2 nm-es forksheet-je 42 nm-es érintkező kapuosztással (CPP) és 16 nm-es fémosztással rendelkezik. Ehhez képest a nanólapok 45 nm-es CPP-vel és 30 nm-es fémosztással rendelkeznek.

A kiegészítő FET-ek (CFET-ek), a kapu körüli eszköz egy másik típusa, szintén egy lehetőség 2 nm-en és talán azon túl is. A CFET-ek két különálló nanodrót FET-ből állnak (p-típusú és n-típusú). Alapvetően a p-típusú nanodrótot egy n-típusú nanodrótra helyezik.

“A CFET koncepciója abban áll, hogy az nFET-et a pFET eszközre “hajtogatják”, ami megszünteti az n-p elválasztási szűk keresztmetszetet, és ennek következtében kétszeresére csökkenti a cella aktív területének alapterületét” – mondta Julien Ryckaert, az Imec programigazgatója egy nemrég megjelent tanulmányban.

A CFET-ek ígéretesek. “Amikor az emberek a kapu körüli technológiákat, és különösen az egymásra helyezett komplementer nanodrótokat (CFET) és hasonló technológiákat nézik, úgy látják, hogy ezek az alaptechnológiák egy fordulópontot teremtenek a 3 nm-es, 2 nm-es és 1 nm-es logikai skálázás felé” – mondta David Fried, a Lam Research/Coventor számítási termékekért felelős alelnöke. “Az emberek áttekintik az egymásra épülő nanodrótok tájékozódási pályáját, valamint az ezt az átmenetet lehetővé tevő következő lépéseket. Ez az, amiről az emberek azt gondolják, hogy a 3 nm-en túl lehet. Nem tudom, hogy bárki is meghatározza-e a csomópontokat ezen a területen, de ezek a technológiák lehetővé tehetik a következő skálázási pályát 3 nm-nél és azon túl.”

A CFET-eknek és a kapcsolódó tranzisztoroknak azonban van néhány kihívásuk. “A problémákat a termikus folyamatok jelentik” – mondta Jeffrey Smith, a TEL műszaki személyzetének vezető munkatársa. “Rengeteg fémet kell letenni a magas hőmérsékletű folyamatok előtt. Tehát meg kell határozni a CFET érintkezői és összekötői között szükséges gátfémek maximális hőmérsékleti határértékeit.”

A CFET-ek kifejlesztéséhez mindenesetre időre lesz szükség, mert ma még nagyon kevés szilíciumtudásra lehet támaszkodni, és sok a megoldandó probléma. “A CFET ígéretes, de még korai” – mondta Handel Jones, az IBS vezérigazgatója. “Az egyik nagy probléma az, hogy bár a kapuszerkezetek továbbfejlesztettek, a MOL-t és a BEOL-t is tovább kell fejlesztenünk. Ellenkező esetben a teljesítménynövekedés korlátozott.”

A 2 nm/1 nm-es chipek gyártása egy sor új kérdést vet fel, és számos különböző lépésben új technikákra és berendezésekre lesz szükség. Ez nyilvánvaló a gyártás során alkalmazott vékonyrétegeknél.

“Amikor a spin-coat rétegeknél elkezdünk 5 nm-nél kisebb vastagságú rétegekhez jutni, érzékenyek leszünk a felületi energia kis eltéréseire” – mondta James Lamb, a Brewer Science vállalati műszaki munkatársa. “Ez származhat a szubsztrátból vagy az anyagból. Tehát tényleg tökéletesnek kell lennie a nedvesítésnek és a bevonandó szubsztrát felületének, valamint a bevonandó anyagnak, hogy ne legyenek hibák. Ezek elég vékonyak ahhoz, hogy a határfelület dinamikája dominálja a film kialakulását, hasonlóan az önösszeszerelési folyamatokhoz, és ez nagyon érzékeny a kisebb változásokra.”

Hogy ezt perspektívába helyezzük, egy 1 nm-es film vastagsága 5-8 atom lehet. Sok ilyen film 30 és 40 atom közötti vastagságú.

“Ezt lerakni, megnedvesíteni a felületet, és elérni, hogy az anyag megtapadjon a felületen, kihívást jelent” – mondta Lamb. “Az egyik legfontosabb tényező az anyagok tisztasága. Ha bármilyen eltérés van a hordozón, akkor anomáliát vagy helyi vastagságeltérést fogunk tapasztalni.”

Új EUV szkennerek
A litográfia, azaz a chipeken lévő apró elemek mintázásának művészete segít a chipek méretezésében. A 3 nm-nél és azon túl a chipgyártóknak valószínűleg az EUV litográfia új változatára lesz szükségük, amelyet nagyszámú apertúrájú EUV-nek (high-NA EUV) neveznek.

A mai EUV kiterjesztése, a high-NA EUV még mindig az R&D. A 2023-ra 3 nm-re tervezett mammut méretű eszköz összetett és drága.

Az EUV több okból is fontos. A chipgyártók évekig optikai alapú 193 nm-es litográfiai szkennereket használtak a gyárban. A többszörös mintázás segítségével a chipgyártók a 193 nm-es litográfiát 10 nm/7 nm-ig terjesztették ki. De 5 nm-nél a jelenlegi litográfiai technológiák kifogytak a lehetőségekből.

Ez az a pont, ahol az EUV beilleszkedik a képbe. Az EUV lehetővé teszi a chipgyártók számára a legnehezebb jellemzők mintázását 7 nm-en és azon túl. “Az EUV 13,5 nm-es hullámhosszon történő alkalmazása könnyebbé és életképesebbé teszi ezt” – mondta Aki Fujimura, a D2S vezérigazgatója.

Az EUV-t eddig is nehéz volt kifejleszteni. Az ASML azonban ma szállítja legújabb EUV szkennerét. A 13,5 nm-es hullámhosszú, 0,33 NA objektívvel rendelkező rendszer 13 nm-es felbontást tesz lehetővé 170 ostya/óra teljesítmény mellett.

A chipgyártók 7 nm-nél már EUV-alapú egyedi mintázási megközelítéssel mintázzák az apró jellemzőket. Az egyszeri mintázó EUV nagyjából 30 és 28 nm-es osztásközökre terjed majd ki. Ezen túl a chipgyártóknak EUV kettős mintázásra van szükségük, ami nehéz folyamat.

“Még ha több mintázási technikát alkalmazunk is az EUV-re, az átfedés hihetetlenül nehéz lesz” – mondta Doug Guerrero, a Brewer Science vezető technológusa.

A kettős mintázású EUV még mindig egy lehetőség 5nm/3nm-nél és azon túl, ha költséghatékonynak bizonyul. A chipgyártók azonban a biztonság kedvéért magas-NA EUV-t szeretnének, ami lehetővé teszi számukra, hogy továbbra is az egyszerűbb, egyszeres mintázású megközelítést alkalmazzák.

A magas-NA EUV-szkenner azonban összetett. A rendszer egy radikális 0,55 NA objektívvel rendelkezik, amely 8 nm-es felbontásra képes. A hagyományos lencsekialakítás helyett a nagy-NA-s eszköz anamorfikus lencsét fog használni. Ez a lencse 8-szoros nagyítást támogat pásztázó üzemmódban és 4-szeres nagyítást a másik irányban. Ennek eredményeként a mező mérete a felére csökken. Így bizonyos esetekben egy chipgyártó egy chipet két különböző maszkon dolgozna fel. Ezután a maszkokat összefűzik, és a lapkára nyomtatják, ami egy összetett folyamat.

Más problémák is vannak. A magas-NA ellenállások nem állnak rendelkezésre. Szerencsére a meglévő EUV-maszk-eszközök kihasználhatók a 3 nm-es és azon túli méretekhez.

Az iparnak azonban új anyagú EUV-maszk-alapanyagokra lehet szüksége. Ehhez viszont gyorsabb maszknyomtatvány ionnyalábos leválasztó (IBD) eszközökre van szükség. “Agresszívan dolgozunk kulcsfontosságú ügyfeleinkkel azon, hogy az IBD-rendszerünk kialakításán belül számos olyan fejlett funkciót adjunk ki, amelyek a 3 nm-es és azon túli méretekre vonatkoznak” – mondta Meng Lee, a Veeco termékmarketing igazgatója.

Mindent egybevetve, a High-NA számos kihívással néz szembe. “A High-NA EUV még több évnyire van attól, hogy elérje a nagy volumenű gyártási képességeket” – mondta Patrick Ho, a Stifel Nicolaus elemzője. “Az ASML 2021-ben kezdheti meg a béta rendszerek szállítását. De ahogy az EUV megtanított minket, a béta rendszerek nem jelentik azt, hogy a nagy volumenű gyártás a sarkon van.”

Molekuláris szintű feldolgozás
A mai chipeket különböző atomi szintű feldolgozó eszközökkel állítják elő. Az egyik ilyen technológia, az úgynevezett atomi rétegleválasztás (ALD) az anyagokat rétegenként rakja le.

Az atomi rétegmaratás (ALE), egy kapcsolódó technológia, a célzott anyagokat atomi szinten távolítja el. Mind az ALD-t, mind az ALE-t használják a logikai és memóriatechnológiában.

Az iparág az ALD és az ALE továbbfejlesztett változatain is dolgozik a 3 nm alatti csomópontok számára. Az egyik ilyen technológia a területszelektív leválasztás, egy fejlett, önbeálló mintázási technika. Az új kémiai eljárásokat az ALD vagy a molekuláris rétegleválasztás (MLD) eszközeivel kombináló szelektív leválasztás során az anyagok és filmek pontos helyeken történő leválasztása történik. Elméletileg a szelektív lerakással fémeket lehet fémekre és dielektrikumokat dielektrikumokra rakni egy eszközön.

Potenciálisan csökkenthető a litográfiai és maratási lépések száma az áramlásban. A területszelektív leválasztás azonban még mindig a R&D-ben van egy sor kihívás közepette.

Egy másik technológia a láthatáron a molekuláris rétegmaratás (MLE). “Az ALE az 1990-es évek óta létezik” – mondta Angel Yanguas-Gil, az Argonne National Laboratory vezető anyagtudósa. “Plazmaalapú volt, de a szervetlen anyagok esetében történtek fejlesztések izotróp atomi rétegmaratással, ahol ma tartunk. A molekuláris rétegmaratás ennek kiterjesztése a hibrid szerves/szervetlen anyagokra. A félvezetőipar számára ez lehetőséget nyújt az anyagok izotróp redukciójára, amelyeket a litográfiában maszkokként lehet használni.”

Az alacsony egyszámjegyű node-okban kifejlesztett chipek esetében az egyik nagy probléma az eszközök szelektív növekedése. Szintén problémás az egyes anyagok eltávolítása. Tehát a chipekben megjelenő anomáliák eltávolíthatók valamilyen maratással, de ezeknél a geometriáknál minden olyan anyag, amely a lapkán marad, további problémákat okozhat, például a maszk eltömődését.”

“Az iparág a blokk-kopolimereket vizsgálta, mint az ilyen szorosan mintázott felületek előállításának módját” – mondta Yangaus-Gil. “Amikor a blokk-kopolimeres megközelítést alkalmazzuk, nagyon szép vonalakat kapunk, de ezek sok érdességgel járnak. Ennek az eljárásnak a feltárása az ALD prekurzorokra támaszkodik. Az emberek még nem bizonyították, hogy szelektíven lehet maszkokat növeszteni. De ha fogadni kellene a következő útra, akkor valószínűleg ebbe az irányba fogunk menni.”

A múltban szinte minden kereskedelmi erőfeszítés a szervetlen anyagokra összpontosított, amelyek sűrűbbek és vékonyabbak, mint a szerves anyagok. De ahogy egyre több szerves anyag kerül be a gyártási folyamatokba, a dolgok bonyolultabbá válnak.

“Kompromisszumokat kell kötni az izotróp jelleg és a maszk felszabadításához kapott telítettségi érték között, ami ebben az eljárásban a vastagság szempontjából nagyobb, annak ellenére, hogy az anyag kisebb sűrűségű” – mondta Yangaus-Gil. “Az MLE-vel azt tesszük, hogy egy adott kötést oldunk fel a felületről. Azt kell szem előtt tartani, hogy az egyes rétegek mennyire rendezettek, és ez hogyan befolyásolja az MLE-eljárás során megcélzott kötés elérhetőségét.”

Folyamatirányítási kihívások
Az ellenőrzés és a metrológia is fontos. Az ellenőrzés különböző rendszereket használ a chipek hibáinak megtalálására, míg a metrológia a struktúrák mérésének művészete.

Az ellenőrzés két kategóriára oszlik – optikai és e-sugaras. Az optikai vizsgálati eszközök gyorsak, de vannak bizonyos felbontási korlátaik. Az e-sugaras ellenőrző rendszerek jobb felbontásúak, de lassabbak.

Az iparág ezért többsugaras e-sugaras ellenőrző rendszereket fejlesztett ki, amelyek elméletileg nagyobb sebességgel képesek megtalálni a legnehezebb hibákat.

Az ASML kifejlesztett egy kilenc sugárral rendelkező e-sugaras ellenőrző eszközt. A chipgyártók azonban a folyamat felgyorsítása érdekében több sugárral rendelkező eszközt szeretnének. Nem világos, hogy az ipar valaha is szállítani fogja-e ezeket az eszközöket. A technológia még számos kihívással néz szembe.

A metrológia szintén kihívásokkal néz szembe. Ma a chipgyártók különböző rendszereket, például CD-SEM-et, optikai CD-t és másokat használnak a struktúrák mérésére. A CD-SEM-ek felülről lefelé irányuló méréseket végeznek. Az optikai CD-rendszerek polarizált fényt használnak a struktúrák jellemzésére.

Egy évtizeddel ezelőtt sokan úgy gondolták, hogy a CD-SEM-ek és az OCD-k kifutnak az időből. Ezért az iparág felgyorsította több új mérési típus kifejlesztését, beleértve a kritikus dimenziójú kisszögű röntgenszórás (CD-SAXS) nevű röntgensugaras mérési technológiát. A CD-SAXS a mérésekhez kis sugárméretű, változó szögű transzmissziós szórást használ. A röntgensugarak hullámhossza kevesebb, mint 0,1 nm.

Ez egy roncsolásmentes technika. “A CD-SAXS koncepcionálisan egy nagyon egyszerű mérés. Egy röntgenforrás fókuszált röntgensugarat küld egy periodikus nanoszerkezetű mintán keresztül, és egy röntgenkamera képet készít a szórt röntgensugarakról. A mérést ezután megismétlik a beesési szögek sorozatával” – mondta Joseph Kline, a NIST anyagmérnöke. “A periodicitás egykristályos szórást eredményez, hasonlóan ahhoz, amit a fehérjekristallográfiában kapunk. A szórásmintázat ezután fordítottan megoldható, hogy megkapjuk a periodikus szerkezet elektronsűrűség-eloszlásának átlagos alakját. A szórásszámítás Fourier-transzformáció, így a legtöbb struktúra esetében számításilag egyszerű. A CD-SAXS megoldhatja a CD-ket, a CD-ben lévő rendezetlenséget és a rétegek közötti elektronsűrűségbeli különbségeket (amelyek az összetétellel hozhatók összefüggésbe). A CD-SAXS fő előnyei a hagyományos OCD-vel szemben az, hogy az optikai állandók a mérettől független atomi tulajdonságok, a kis hullámhossz nagyobb felbontást biztosít, és elkerüli az OCD-vel kapcsolatos számos paraméterkorrelációs problémát, és a számítás sokkal egyszerűbb. A CD-SAXS képes az eltemetett struktúrák és az optikailag átlátszatlan rétegek mérésére is.”

Az évek során számos egység mutatott ígéretes eredményeket a CD-SAXS-szel. Néhány esetben azonban a röntgensugarakat egy R&D létesítmény nagy szinkrotron tárológyűrűje állítja elő.

Ez azonban egy gyárban nem praktikus. A CD-SAXS-hez kompakt röntgenforrásokra van szükség. Több cég is árul ilyen eszközöket, többnyire R&D-hez. Az Intel, a Samsung, a TSMC és mások rendelkeznek CD-SAXS eszközökkel a laboratóriumban.

A gyár alapú CD-SAXS problémája, hogy a röntgenforrás korlátozott és lassú, ami befolyásolja az áteresztőképességet. “A CD-SAXS fenomenális profilokat ad. Mivel áthatol a szubsztráton, láthatjuk a különböző anyagok rétegeit” – mondta Dan Hutcheson, a VLSI Research vezérigazgatója. “Ez egy szórásmérési típusú technológia, mint az optikai szórásmérés, de lassú.”

A költségek is problémát jelentenek. “Valószínűleg 5X vagy 10X drágább. A tulajdonlási költség magas az optikaihoz képest” – mondta Risto Puhakka, a VLSI Research elnöke.

A chipgyártók tehát várhatóan egy ideig nem fogják a CD-SAXS-t beilleszteni a soron belüli felügyeleti folyamatba, legalábbis a logika esetében. “Általában öt évre előre prognosztizálunk” – mondta Puhakka.

A CD-SAXS a memóriában halad előre. Ma az R&D-ben a memóriagyártók a technológiát a kemény maszkok és a nagy spektrumarányú struktúrák jellemzésére használják.

“A memória esetében a struktúrák mélyek. A szórás jó, így egyértelmű az út a ~1 perc vagy kevesebb oldalanként” – mondta Paul Ryan, a Bruker termékmenedzsment igazgatója. “A logika esetében a technika még mindig a koncepció fázisában van, és várhatóan kihívást jelent majd a röntgensugárzás intenzitása.”

Szerencsére a CD-SEM és az OCD tovább terjedt, mint korábban gondolták, és ma már használják is. Más röntgenmetrológiai típusokat is használnak. De vajon örökké fognak-e terjedni?

A csomagolás változása
Az IC-skálázás, a tervezés továbbfejlesztésének hagyományos módja, a különböző chipfunkciók egyes csomópontokban történő zsugorítására és egy monolitikus lapkára való pakolására épül. Az IC-skálázás azonban sokak számára túl drágává válik, és a teljesítmény- és energiahatékonysági előnyök minden egyes csomóponton csökkennek.

“Gazdasági szempontból hány vállalat engedheti meg magának manapság a csúcstechnológiát képviselő szilíciumot? Ez a szám egyre csökken” – mondta Walter Ng, az UMC üzleti menedzsmentért felelős alelnöke. “A nagyon-nagyon nagy teljesítményű piacokon erre mindig is szükség lesz. De az ellátási láncban, volumen szempontjából, a szakadék középen nyílik meg. Az élenjáróknak 7, 5 és talán egyszer majd 3 nm-re is szükségük lesz. De mindenki más eléggé lelassult.”

Míg a méretezés továbbra is lehetőség marad az új terveknél, sokan keresik az alternatívákat, például a fejlett csomagolást. A chipletek a heterogén integráció egy másik formája.

A csomagolás több okból is egyre inkább életképes opcióvá válik. Például, bár a terület kritikus, különösen az AI-alkalmazásokban, ahol a chip sebessége a feldolgozóelemek és gyorsítók nagymértékben redundáns tömbjeitől függ, a legnagyobb előnyök minden egyes új csomópontnál az architektúrális változásokból és a hardver-szoftver közös tervezésből származnak. Egy jelnek hosszabb ideig tart egy nagyméretű chip egyik végéből a másikba jutni vékony vezetékeken keresztül, mint egy másik chiphez nagy sebességű interfész segítségével függőlegesen eljutni.

Ez arra ösztönözte a csomagolóházakat és az öntödéket, hogy tovább javítsák a csomagolt eszközök sebességét az eszközök közötti kapcsolatok javításával és maguknak a csomagoknak a sűrűségével.

AzTSMC törekvése, hogy a chipleteket egy csomagon belül, a front-end-of-the-line (FEOL) egységbe ágyazzák, jó példa erre. Az öntöde fejlett hibrid kötési technikákat tervez alkalmazni az úgynevezett System on Integrated Chips (SoIC) esetében.

Ez még gyorsabb lesz, mint a chipek összekapcsolása szilícium interposerrel, ami ma a legkorszerűbb az ilyen típusú megközelítésben. A szilícium interposereket azonban a fotonika hullámvezetőjeként is lehet használni, mind a csomagon belül, mind a csomagok között, ami egy újabb lehetőséget ad ehhez a megközelítéshez.

“Jelenleg a szálakat egy szerverfarmon belül látjuk, ami kelet-nyugati irányú forgalom” – mondta Rich Rice, az ASE üzletfejlesztési vezető alelnöke. “A hátsó síkokat le fogják cserélni. A szál nem egy modulon keresztül megy, hanem közvetlenül a szerverhez, és végül a csomaghoz, amelyen a kapcsoló van. Még sok fejlődés vár erre, de látni fogjuk, hogy a vállalatok inkább előbb, mint utóbb megpróbálnak beleugrani a legújabb dolgokba. Ez fel fogja gyorsítani a fotonika alkalmazását. Nagyobb lesz a sávszélessége, és olcsóbb lesz, ahogy egyre több nagy volumenű megoldást látunk.”

A fény előnye, hogy kevesebb energiát igényel, mint az elektromos jelek rézvezetéken történő továbbítása. “Ez még messze van a jövőtől, de vannak cégek, amelyek fényt továbbító interpozíciós eszközökön dolgoznak” – mondta Rice. “Ezután ezzel lehet interfészelni a chipet, és már csak az a kérdés, hogy ezeket a fényjeleket be kell juttatni a csomag oldalára.”

Ezt persze könnyebb mondani, mint megtenni. Az optikai jelek a hő hatására eltolódnak, ezért a szűrőket úgy kell kalibrálni, hogy figyelembe vegyék ezt az eltolódást. Ráadásul a hullámvezetők oldalfalának érdessége megszakíthatja őket. Másrészt a fénnyel való csomagolás már nem csak egy távoli kutatási projekt.

A fejlett csomagolásnak más előnyei is vannak. Az analóg áramköröket bármilyen ideális csomóponton ki lehet fejleszteni, és többször is újra lehet őket használni anélkül, hogy aggódni kellene ezen eszközök zsugorodása miatt.

Az ipar emellett folyamatosan fejleszti a teljesítmény félvezetők csomagolását. A szilícium-karbid (SiC) esetében például a gyártók SiC teljesítmény-MOSFET-eket és más alkatrészeket integrálnak egy teljesítménymodulba. Maga a SiC nagyobb áttörési mezővel és nagyobb hővezető képességgel rendelkezik, mint a szilícium.

“Mi és mások azon dolgozunk, hogyan optimalizáljuk ezt a modult, hogy teljes mértékben kihasználjuk a szilíciumkarbid előnyeit. Tudni kell, hogy mit csinálsz egy tápegységgel” – mondta John Palmour, a Cree technológiai igazgatója egy nemrégiben adott interjúban. “A szilícium-karbid olyan gyorsan kapcsol a szilíciummal szemben. Sok mindent meg kell tenned a csomagon belül, hogy valóban kihozd belőle a teljesítményt. Más szóval, ha a szilíciumhoz használt szabványos teljesítménymodul-designokat használjuk, akkor a SiC-vel csak a teljesítmény felét kapjuk meg.”

Következtetés
A 3 nm-re való átállás meg fog történni, bár a vártnál tovább tarthat. Ugyanez igaz a 2 nm-re is.

Ezeken túlmenően nem világos, hogy mi fog történni az 1 nm-nél. Lehet, hogy a CFET-ek jelentik az utat. Másrészt a chipek skálázása megszűnhet, vagy a kis, nagy teljesítményű, nagyon specifikus chipekre vagy a rendkívül nagy sűrűséget igénylő chipletekre korlátozódhat.

A közeljövőben azonban több technológiának is helye van, mert egyetlen technológia sem képes minden alkalmazást kezelni.