Piirien valmistus 3 nm:llä ja sen jälkeen

Valimot alkavat ottaa käyttöön uusia 5 nm:n prosessejaan 3 nm:n R&D:llä. Suuri kysymys on, mitä sen jälkeen tulee.

Työ on hyvässä vauhdissa 2 nm:n solmua ja sen jälkeistä aikaa varten, mutta horisontissa on lukuisia haasteita sekä epävarmuutta. Analyytikoiden mukaan on jo merkkejä siitä, että valimot ovat siirtäneet 3 nm:n tuotantoaikataulujaan muutamalla kuukaudella erilaisten teknisten ongelmien ja ennakoimattoman pandemian puhkeamisen vuoksi. COVID-19 on hidastanut vauhtia ja vaikuttanut IC-teollisuuden myyntiin.

Tämä puolestaan todennäköisesti lykkää 3 nm:n jälkeisiä tiekarttoja. Nykyinen ilmapiiri ei kuitenkaan ole pysäyttänyt puolijohdeteollisuutta. Nykyään valimot ja muistinvalmistajat ovat suhteellisen korkealla tehtaiden käyttöasteella.

Kulissien takana valimot ja niiden asiakkaat jatkavat puolestaan 3 nm:n ja 2 nm:n tekniikoiden kehittämistä, jotka on nyt aikataulutettu noin vuodelle 2022 ja 2024. Työtä tehdään myös 1 nm:n ja sen jälkeen, mutta se on vielä kaukana.

Alkaen 3 nm:stä teollisuus toivoo siirtyvänsä nykyisistä finFET-transistoreista gate-all-around FET:iin. 2 nm:n ja ehkä sen jälkeenkin teollisuus tarkastelee nykyisiä ja uusia versioita gate-all-around-transistoreista.

Näissä solmupisteissä siruvalmistajat tarvitsevat todennäköisesti uusia laitteita, kuten seuraavan version EUV-litografiasta (extreme ultraviolet). Uusia laskeutus-, syövytys- ja tarkastus/metrologiatekniikoita on myös suunnitteilla.

Tarvitseeko sanoa, että suunnittelu- ja valmistuskustannukset ovat täällä tähtitieteelliset. IBS:n mukaan 3 nm:n sirun suunnittelukustannukset ovat 650 miljoonaa dollaria, 5 nm:n laitteen 436,3 miljoonaa dollaria ja 7 nm:n 222,3 miljoonaa dollaria. Näiden solmujen ulkopuolella on liian aikaista sanoa, kuinka paljon siru tulee maksamaan.

Eivät kaikki mallit vaadi kehittyneitä solmuja. Itse asiassa kustannusten nousu saa monet tutkimaan muita vaihtoehtoja, kuten kehittyneitä pakkauksia. Yksi tapa saada skaalautumisen edut käyttöön on laittaa kehittyneet sirut pakettiin.

Semiconductor Engineering on katsonut, mitä on luvassa seuraavien transistorien, valmistustyökalujen, materiaalien, pakkausten ja fotoniikan osalta.

Uudet transistorit ja materiaalit
Transistorit, jotka ovat yksi sirujen tärkeimmistä rakennuspalikoista, huolehtivat laitteiden kytkentätoiminnoista. Vuosikymmenien ajan planaarisiin transistoreihin perustuvat sirut olivat markkinoiden edistyksellisimpiä laitteita.

20 nm:ssä planaariset transistorit osuivat seinään. Vastauksena Intel siirtyi vuonna 2011 finFET-transistoreihin 22 nm:ssä, minkä jälkeen valimot siirtyivät 16 nm/14 nm:iin. FinFET:ssä virran hallinta toteutetaan toteuttamalla portti jokaiselle evän kolmelle sivulle.

FinFET:ien avulla piirivalmistajat ovat jatkaneet perinteistä sirujen skaalausta. FinFET:ien odotetaan kuitenkin loppuvan, kun lamellien leveys saavuttaa 5 nm:n leveyden, mikä tapahtuu jossain 3 nm:n solmun tienoilla. Niinpä valitut valimot toivovat vuonna 2022 siirtyvänsä 3 nm:n solmulla seuraavan sukupolven transistoriin, jota kutsutaan nanolevy-FET:ksi. Nanolevy-FET kuuluu luokkaan nimeltä gate-all-around FET.

Nanolevy-FET on finFET:n jatke. Se on kyljellään oleva finFET, jonka ympärille on kiedottu portti. Nanolevyjä esiintyy 3 nm:n kohdalla ja ne voivat ulottua 2 nm:iin tai pidemmälle.

Kuva 1: Tasotransistorit vs. finFET:t vs. nanolevy-FET. Lähde: Samsung

Pöydällä on muitakin vaihtoehtoja, jotka kuuluvat myös gate-all-around-kategoriaan. Esimerkiksi Imec on kehittämässä haarukkalevy-FET:tä 2 nm:lle. Forksheet FET:ssä sekä nFET että pFET on integroitu samaan rakenteeseen. Dielektrinen seinämä erottaa nFET:n ja pFET:n toisistaan. Tämä eroaa nykyisistä gate-all-around FET:istä, joissa käytetään eri laitteita nFET:iin ja pFET:iin.

Forksheet FET:t mahdollistavat tiukemman n-p-välin ja pienemmän pinta-alan skaalautumisen. Imecin 2 nm:n forksheetissä on 42 nm:n porttiväli (CPP) ja 16 nm:n metalliväli. Vertailun vuoksi nanolevyjen CPP on 45 nm ja metalliväli 30 nm.

Täydentävät FET:t (CFET:t), jotka ovat toisenlainen portti-all-around-laitetyyppi, ovat myös vaihtoehto 2 nm:ssä ja kenties sen jälkeen. CFET:t koostuvat kahdesta erillisestä nanolangan FET:stä (p-tyyppi ja n-tyyppi). Periaatteessa p-tyypin nanolanka pinotaan n-tyypin nanolangan päälle.

”CFET:n konsepti koostuu nFET:n ’taittamisesta’ pFET-laitteen päälle, mikä eliminoi n:n ja p:n välisen erotuksen pullonkaulan ja pienentää näin ollen kennon aktiivisen pinta-alan jalanjälkeä kaksinkertaiseksi”, sanoi Imecin ohjelmajohtaja Julien Ryckaert hiljattain ilmestyneessä julkaisussaan.

CFET:t ovat lupaavia. ”Kun ihmiset tarkastelevat gate-all-around-tekniikoita ja erityisesti pinottuja täydentäviä nanolankoja (CFET) ja vastaavia tekniikoita, he näkevät näiden mahdollistavien tekniikoiden luovan käännekohdan kohti 3 nm:n, 2 nm:n ja 1 nm:n logiikkaskaalausta”, sanoi Lam Researchin/Coventorin laskennallisten tuotteiden varajohtaja David Fried. ”Ihmiset tarkastelevat pinottujen nanolankojen maisemakuvaa ja seuraavia vaiheita, jotka mahdollistavat tämän siirtymän. Tämä on se, mitä ihmiset ajattelevat olevan 3 nm:n jälkeen. En tiedä, onko kukaan määrittämässä solmuja tuossa tilassa, mutta nämä teknologiat saattavat mahdollistaa seuraavan skaalautumisuran 3 nm:ssä ja sen jälkeen.”

CFET:llä ja siihen liittyvillä transistoreilla on kuitenkin joitakin haasteita. ”Ongelmia ovat lämpöprosessit”, sanoi Jeffrey Smith, TEL:n teknisen henkilökunnan vanhempi jäsen. ”Ennen korkean lämpötilan prosesseja on laitettava paljon metalleja. On siis määriteltävä CFET:n kontaktin ja kytkennän välissä tarvittavien sulkumetallien termiset enimmäisrajat.”

Kaiken kaikkiaan CFET:ien kehittäminen vaatii aikaa, koska nykyisin on hyvin vähän piioppia, johon tukeutua, ja paljon ongelmia ratkaistavana. ”CFET on lupaava, mutta vielä on aikaista”, sanoo IBS:n toimitusjohtaja Handel Jones. ”Suuri ongelma on se, että vaikka porttirakenteita on parannettu, meidän on parannettava MOL- ja BEOL-rakenteita. Muuten suorituskyvyn parannukset ovat rajallisia.”

Sirujen valmistaminen 2 nm/1 nm:n tekniikalla tuo esiin koko joukon uusia kysymyksiä, ja uusia tekniikoita ja laitteita tarvitaan monissa eri vaiheissa. Tämä näkyy selvästi valmistuksen aikana levitettävissä ohuissa kalvoissa.

”Kun spin-coat-pinnoitteissa aletaan käyttää alle 5 nm:n paksuisia kerroksia, pintaenergian pienet vaihtelut vaikuttavat herkästi”, sanoo James Lamb, Brewer Sciencen tekninen asiantuntija. ”Se voi johtua alustasta tai materiaalista. Kostutuksen ja päällystettävän substraatin pinnan sekä päällystettävän materiaalin on siis oltava täydellisiä, jotta vikoja ei synny. Nämä ovat tarpeeksi ohuita, jolloin rajapinnan dynamiikka hallitsee kalvon muodostumista aivan kuten itsejärjestäytymisprosesseissa, ja se on hyvin herkkä pienille muutoksille.”

Voidaksemme asettaa tämän perspektiiviin, 1 nm:n kalvo voi olla 5-8 atomin paksuinen. Monet näistä kalvoista ovat 30-40 atomin paksuisia.

”Sen asettaminen, pinnan kostuttaminen ja materiaalin saaminen tarttumaan pintaan on haasteellista”, Lamb sanoi. ”Keskeinen tekijä on materiaalien puhtaus. Jos alustassa on vaihtelua, syntyy anomalia tai paikallinen paksuusvaihtelu.”

Uudet EUV-skannerit
Litografia eli pienten piirteiden kuvioiminen siruihin mahdollistaa sirujen skaalaamisen. Siruvalmistajat tarvitsevat todennäköisesti 3 nm:n ja sitä pidemmällä aikavälillä EUV-litografian uutta versiota, jota kutsutaan high-numerical aperture EUV:ksi (high-NA EUV).

Nykyaikaisen EUV:n laajennus, high-NA EUV on vielä R&D:ssä. Tavoitteena on 3 nm vuonna 2023, ja mammuttikokoinen työkalu on monimutkainen ja kallis.

EUV on tärkeä useista syistä. Vuosien ajan siruvalmistajat käyttivät optiseen 193 nm:n litografiaan perustuvia 193 nm:n skannereita tehtaassa. Moninkertaisen kuvioinnin avulla siruvalmistajat ovat laajentaneet 193 nm:n litografiaa 10 nm/7 nm:iin asti. Mutta 5 nm:n kohdalla nykyiset litografiatekniikat loppuvat kesken.

Tässä kohtaa EUV tulee kuvaan mukaan. EUV:n avulla siruvalmistajat voivat kuvioida vaikeimmat piirteet 7 nm:n ja sitä pidemmällä aikavälillä. ”EUV:n käyttäminen 13,5 nm:n aallonpituuksilla tekee siitä helpompaa ja kannattavampaa”, sanoo D2S:n toimitusjohtaja Aki Fujimura.

EUV on ollut vaikea tekniikka kehittää. Tänään ASML kuitenkin toimittaa uusimman EUV-skannerinsa. Järjestelmä käyttää 13,5 nm:n aallonpituutta ja 0,33 NA-objektiivia, ja se mahdollistaa 13 nm:n resoluution ja 170 kiekon läpimenon tunnissa.

7 nm:n resoluutiolla piirivalmistajat kuvioivat pieniä piirteitä EUV-pohjaisella yksittäiskuviointimenetelmällä. Yksittäinen EUV-kuviointi ulottuu noin 30 nm:n ja 28 nm:n välille. Sen jälkeen sirunvalmistajat tarvitsevat EUV-kaksoiskuviointia, joka on vaikea prosessi.

”Vaikka sovellamme useita kuviointitekniikoita EUV:hen, päällekkäiskuviointi on uskomattoman vaikeaa”, sanoo Doug Guerrero, Brewer Sciencen vanhempi teknologi.

Kaksoiskuviointitekniikkaan perustuva EUV:n kuviointitekniikka on yhä vaihtoehto 5 nm:n / 3 nm:n resoluutiolla ja sitä pidemmällä aikavälillä, jos se osoittautuu kustannustehokkaaksi. Varmistaakseen panoksensa siruvalmistajat haluavat kuitenkin korkean NA:n EUV:n, jolloin ne voivat jatkaa yksinkertaisempaa yhden kuvioinnin lähestymistapaa.

Korkean NA:n EUV-skanneri on kuitenkin monimutkainen. Järjestelmässä on radikaali 0,55 NA-linssi, joka pystyy 8 nm:n resoluutioon. Perinteisen linssirakenteen sijaan high-NA-työkalussa käytetään anamorfista linssiä. Tämä linssi tukee 8-kertaista suurennusta skannaustilassa ja 4-kertaista suurennusta toiseen suuntaan. Tämän seurauksena kentän koko pienenee puoleen. Joissakin tapauksissa sirunvalmistaja siis käsittelisi sirua kahdella eri maskilla. Sitten maskit ommellaan yhteen ja tulostetaan kiekolle, mikä on monimutkainen prosessi.

On muitakin ongelmia. Korkean NA:n resistejä ei ole saatavilla. Onneksi nykyisiä EUV-maskityökaluja voidaan hyödyntää 3 nm:n ja sitä pidemmälle.

Teollisuus saattaa kuitenkin tarvita EUV-maskiaihioita, joissa on uusia materiaaleja. Tämä puolestaan edellyttää nopeampia maskiaihion ionisuihkupinnoitustyökaluja (IBD). ”Työskentelemme aggressiivisesti avainasiakkaidemme kanssa julkaistaksemme useita edistyksellisiä ominaisuuksia IBD-järjestelmäsuunnittelussamme, joka on tarkoitettu 3 nm:n ja sitä pidemmälle”, sanoo Meng Lee, Veecon tuotemarkkinointijohtaja.

Kaiken kaikkiaan high-NA:lla on edessään useita haasteita. ”High-NA EUV on vielä useiden vuosien päässä suuren volyymin tuotantokapasiteetin saavuttamisesta”, sanoi Patrick Ho, Stifel Nicolausin analyytikko. ”ASML saattaa alkaa toimittaa beta-järjestelmiä vuonna 2021. Mutta kuten EUV on opettanut meille, beeta-järjestelmät eivät tarkoita, että suuren volyymin tuotanto on nurkan takana.”

Molekyylitason prosessointi
Tänä päivänä siruja valmistetaan erilaisilla atomitason prosessointityökaluilla. Eräässä tällaisessa teknologiassa, jota kutsutaan atomikerroskasvatukseksi (ALD, atomic layer deposition), materiaalit kerrostetaan kerros kerrallaan.

Atomikerroskasvatus (ALE, atomic layer etch), joka on samankaltainen teknologia, poistaa kohdennettuja materiaaleja atomiasteikolla. Sekä ALD:tä että ALE:tä käytetään logiikassa ja muistissa.

Teollisuus työskentelee myös ALD:n ja ALE:n kehittyneiden versioiden parissa alle 3 nm:n solmuja varten. Alueselektiivinen laskeutus, kehittynyt itsesuuntautuva kuviointitekniikka, on yksi tällainen tekniikka. Valikoivassa laskeutumisessa yhdistetään uusia kemiallisia menetelmiä ALD- tai MLD-työkaluihin (molecular layer deposition), jolloin materiaalit ja kalvot laskeutuvat tarkkoihin paikkoihin. Teoriassa valikoivaa laskeutumista voidaan käyttää metallien laskeutumiseen metallien päälle ja dielektristen aineiden laskeutumiseen dielektristen aineiden päälle laitteessa.

Potentiaalisesti se voisi vähentää litografia- ja syövytysvaiheiden määrää virtauksessa. Aluevalikoiva laskeutus on kuitenkin vielä R&D:ssä lukuisten haasteiden keskellä.

Toinen horisontissa oleva tekniikka on molekyylikerrosetsaus (MLE). ”ALE on ollut käytössä 1990-luvulta lähtien”, sanoo Angel Yanguas-Gil, Argonne National Laboratoryn johtava materiaalitutkija. ”Se oli plasmapohjainen, mutta epäorgaanisia materiaaleja varten on kehitetty isotrooppista atomikerrosetsausta, jossa olemme nyt. Molekyylikerrosetsaus on sen laajennus orgaanisten/epäorgaanisten hybridimateriaalien osalta. Puolijohdeteollisuudelle se tarjoaa keinon tehdä isotrooppista pelkistämistä materiaaleista, joita voitaisiin käyttää litografiamaskina.”

Matalissa yksinumeroisissa noodeissa kehitettävien sirujen yksi suurista ongelmista on laitteiden selektiivinen kasvu. Ongelmallista on myös tiettyjen materiaalien poistaminen. Siruissa ilmenevät poikkeavuudet voidaan siis poistaa jonkinlaisella etsauksella, mutta näissä geometrioissa kaikki kiekolle jäävä materiaali voi aiheuttaa lisäongelmia, kuten tukkeutumista maskissa.

”Teollisuus on tarkastellut lohkokopolymeerejä keinona tuottaa näitä tiukasti kuvioituja pintoja”, Yangaus-Gil sanoi. ”Kun käytetään lohkokopolymeerimenetelmää, saadaan erittäin hienoja viivoja, mutta niihin liittyy paljon karheutta. Tämän prosessin tutkiminen perustuu ALD-prekursoreihin. Ihmiset eivät ole vielä osoittaneet, että maskeja voidaan kasvattaa valikoivasti. Mutta jos pitäisi lyödä vetoa siitä, mihin suuntaan seuraavaksi mennään, niin luultavasti siihen suuntaan.”

Vähän kaikki kaupalliset pyrkimykset ovat aiemmin keskittyneet epäorgaanisiin materiaaleihin, jotka ovat tiheämpiä ja ohuempia kuin orgaaniset materiaalit. Mutta mitä enemmän orgaanisia materiaaleja tulee valmistusprosesseihin, asiat muuttuvat monimutkaisemmiksi.

”Tulee olemaan kompromisseja isotrooppisen luonteen ja sen kyllästysarvon välillä, jonka saat maskin irrotukselle, joka tässä prosessissa on paksuuden kannalta suurempi, vaikka materiaali on tiheydeltään pienempi”, Yangaus-Gil sanoi. ”MLE:n avulla vapautamme tietyn sidoksen pinnasta. On pidettävä mielessä, miten järjestettyjä yksittäiset kerrokset ovat ja miten se vaikuttaa MLE-prosessissa tavoitellun sidoksen saavutettavuuteen.”

Prosessin hallinnan haasteet
Tarkastus ja metrologia ovat myös tärkeitä. Tarkastuksessa käytetään erilaisia järjestelmiä sirujen vikojen löytämiseksi, kun taas metrologia on rakenteiden mittaamisen taidetta.

Tarkastus jaetaan kahteen luokkaan – optiseen ja sähkösäteeseen. Optiset tarkastustyökalut ovat nopeita, mutta niillä on joitakin resoluutiorajoituksia. E-sädetarkastusjärjestelmillä on parempi resoluutio, mutta ne ovat hitaampia.

Sen vuoksi teollisuus on kehittänyt monisäteisiä e-sädetarkastusjärjestelmiä, joilla voitaisiin teoriassa löytää vaikeimmat viat suuremmalla nopeudella.

ASML on kehittänyt e-sädetarkastustyökalun, jossa on yhdeksän sädettä. Siruvalmistajat haluavat kuitenkin työkalun, jossa on useita palkkeja prosessin nopeuttamiseksi. On epäselvää, tuleeko teollisuus koskaan toimittamaan näitä työkaluja. Teknologialla on vielä monia haasteita.

Metrologialla on myös haasteita. Nykyään siruvalmistajat käyttävät erilaisia järjestelmiä, kuten CD-SEM:iä, optista CD:tä ja muita, rakenteiden mittaamiseen. CD-SEM:t tekevät ylhäältä alaspäin suuntautuvia mittauksia. Optiset CD-järjestelmät käyttävät rakenteiden karakterisointiin polarisoitua valoa.

Kymmenkunta vuotta sitten monet ajattelivat, että CD-SEM:t ja OCD:t loppuisivat kesken. Niinpä teollisuus kiihdytti useiden uusien metrologiatyyppien kehittämistä, mukaan lukien röntgenmetrologiatekniikka, jota kutsutaan kriittisen ulottuvuuden pienikulmaiseksi röntgensironnaksi (CD-SAXS). CD-SAXS-menetelmässä käytetään mittauksiin pienen sädekoon vaihtelevan kulman läpäisysirontaa. Röntgensäteiden aallonpituus on alle 0,1 nm.

Se on rikkomukseton tekniikka. ”CD-SAXS on käsitteellisesti hyvin yksinkertainen mittaus. Röntgenlähde lähettää fokusoidun röntgensäteen näytteen läpi, jossa on jaksollinen nanorakenne, ja röntgenkamera ottaa kuvan sironneista röntgensäteistä. Mittaus toistetaan sitten useilla eri osumakulmilla”, sanoo Joseph Kline, NIST:n materiaali-insinööri. ”Jaksollisuus johtaa samankaltaiseen yksikiteiseen sirontaan kuin mitä saadaan proteiinikristallografiassa. Sirontakuvio voidaan sitten ratkaista käänteisesti, jolloin saadaan jaksollisen rakenteen elektronitiheysjakauman keskimääräinen muoto. Sirontalaskenta on Fourier-muunnos, joten se on laskennallisesti helppo useimmille rakenteille. CD-SAXS:llä voidaan ratkaista CD:t, CD:n epäjärjestys ja kerrosten väliset elektronitiheyserot (jotka voidaan liittää koostumukseen). CD-SAXS:n tärkeimmät edut perinteiseen OCD:hen verrattuna ovat, että optiset vakiot ovat atomien ominaisuuksia, jotka ovat riippumattomia koosta, pieni aallonpituus antaa suuremman resoluution ja välttää monet parametrien korrelaatio-ongelmat, joita OCD:llä on, ja laskenta on paljon yksinkertaisempaa. CD-SAXS:llä voidaan mitata myös hautautuneita rakenteita ja optisesti läpinäkymättömiä kerroksia.”

Vuosien mittaan useat tahot ovat osoittaneet lupaavia tuloksia CD-SAXS:llä. Joissakin tapauksissa röntgensäteet tuotetaan kuitenkin R&D-laitoksen suurella synkrotronivarastointirenkaalla.

Tämä on epäkäytännöllistä tehtaalle. CD-SAXS vaatii pienikokoisia röntgenlähteitä. Useat yritykset myyvät näitä työkaluja, enimmäkseen R&D:tä varten. Intelillä, Samsungilla, TSMC:llä ja muilla on CD-SAXS-työkaluja laboratoriossa.

Fab-pohjaisen CD-SAXS:n ongelmana on, että röntgenlähde on rajallinen ja hidas, mikä vaikuttaa läpimenoon. ”CD-SAXS antaa ilmiömäisiä profiileja. Koska se tunkeutuu substraatin läpi, voit nähdä eri materiaalien kerrokset”, sanoo Dan Hutcheson, VLSI Researchin toimitusjohtaja. ”Se on sirontatyyppinen tekniikka, kuten optinen sirontamittaus, mutta se on hidas.”

Kustannukset ovat myös ongelma. ”Se on luultavasti 5X tai 10X kalliimpi. Omistuskustannukset ovat korkeat verrattuna optiseen”, sanoo VLSI Researchin toimitusjohtaja Risto Puhakka.

Siten siruvalmistajien ei odoteta lisäävän CD-SAXS:ää in-line-valvontaan vielä vähään aikaan, ainakaan logiikan osalta. ”Ennustamme yleensä viiden vuoden päähän”, Puhakka sanoi.

CD-SAXS edistyy muistissa. Nykyään muistivalmistajat käyttävät tekniikkaa R&D:ssä kovien maskien ja korkean kuvasuhteen rakenteiden karakterisointiin.

”Muistissa rakenteet ovat syviä. Sironta on hyvä, joten on olemassa selkeä tiekartta ~1 minuuttiin tai alle paikkaan”, sanoo Paul Ryan, Brukerin tuotehallintajohtaja. ”Logiikan osalta tekniikka on vielä konseptivaiheessa, ja röntgensäteilyn intensiteetissä odotetaan olevan haasteita.”

Loistettavasti CD-SEM ja OCD ovat laajentuneet pidemmälle kuin aiemmin ajateltiin, ja niitä käytetään nykyään. Myös muita röntgenmetrologiatyyppejä käytetään. Mutta laajenevatko ne ikuisesti?

Pakkausmuutokset
IC-skaalaus, perinteinen tapa edetä suunnittelussa, perustuu sirun eri toimintojen kutistamiseen jokaisessa solmupisteessä ja niiden pakkaamiseen monoliittiselle die:lle. IC-skaalaus on kuitenkin tulossa monille liian kalliiksi, ja suorituskyky- ja tehohyödyt vähenevät jokaisessa solmupisteessä.

”Taloudellisesta näkökulmasta katsottuna, kuinka monella yrityksellä on nykyään varaa uusimpaan huippupiiriin. Määrä on pienenemässä”, sanoo Walter Ng, UMC:n liiketoiminnan johtamisesta vastaava varatoimitusjohtaja. ”Erittäin, erittäin korkean suorituskyvyn markkinoilla on aina tarvetta. Mutta toimitusketjussa, volyymin näkökulmasta katsottuna, kuilu on avautumassa keskellä. Aivan eturintamassa tarvitaan 7, 5 ja ehkä jonain päivänä 3 nm:n tekniikkaa. Mutta kaikki muut ovat hidastaneet vauhtia melkoisesti.”

Vaikka skaalautuminen on edelleen vaihtoehto uusille malleille, monet etsivät vaihtoehtoja, kuten kehittyneitä pakkauksia. Chipletit ovat toinen heterogeenisen integraation muoto.

Pakkauksista on tulossa yhä varteenotettavampi vaihtoehto useista syistä. Vaikka esimerkiksi pinta-ala on kriittinen, erityisesti tekoälysovelluksissa, joissa sirun nopeus riippuu erittäin redundanteista prosessointielementtien ja kiihdyttimien matriiseista, suurimmat hyödyt jokaisessa uudessa solmukohdassa saadaan arkkitehtuurimuutoksista ja laitteiston ja ohjelmiston yhteissuunnittelusta. Signaalin kulkeminen suuren sirun toisesta päästä toiseen ohuita johtoja pitkin kestää kauemmin kuin signaalin kulkeminen pystysuoraan toiselle piirilevylle nopean liitännän avulla.

Tämä on saanut pakkausvalmistajat ja valimot parantamaan pakattujen laitteiden nopeutta entisestään parantamalla laitteiden välisiä yhteyksiä ja parantamalla itse pakettien tiheyttä.

TSMC:n ponnistelussaan upottamaan mikrosirut paketin sisälle etupäähän (Front-end-of-the-line (FEOL)), tämä on esimerkki tästä. Valimo aikoo käyttää kehittyneitä hybridiliitostekniikoita, joita se kutsuu nimellä system on integrated chips (SoIC).

Se on jopa nopeampaa kuin sirujen liittäminen toisiinsa silicon interposerilla, joka on nykyään tämäntyyppisen lähestymistavan huipputekniikka. Piistä valmistettuja interposereita voidaan kuitenkin käyttää myös fotoniikan aaltojohtimina sekä paketin sisällä että pakettien välillä, mikä lisää vielä yhden vaihtoehdon tälle lähestymistavalle.

”Juuri nyt näkee kuitua palvelinfarmin sisällä, mikä on itä-länsisuuntaista liikennettä”, sanoi Rich Rice, ASE:n liiketoiminnan kehittämisestä vastaava vanhempi varatoimitusjohtaja. ”Tulet näkemään, että taustalevyt korvataan. Kuitu ei kulje moduulin kautta vaan suoraan palvelimelle ja lopulta pakettiin, jossa kytkin on. Kehitystä on vielä paljon jäljellä, mutta näemme, että yritykset yrittävät hypätä mukaan uusimpiin tuotteisiin mieluummin ennemmin kuin myöhemmin. Se nopeuttaa fotoniikan soveltamista. Sen kaistanleveys kasvaa, ja se tulee halvemmaksi, kun alamme nähdä enemmän suuren volyymin ratkaisuja.”

Valon etuna on, että se vaatii vähemmän virtaa kuin sähkösignaalin lähettäminen kuparijohtoja pitkin. ”Se on vielä kaukana tulevaisuudessa, mutta yritykset työskentelevät valoa välittävien välikappaleiden parissa”, Rice sanoi. ”Sen jälkeen voit liittää sirun siihen, ja kyse on vain näiden valosignaalien saamisesta pakkauksen kylkeen.”

Tämä on tietysti helpommin sanottu kuin tehty. Optiset signaalit ajautuvat lämmön noustessa, joten suodattimet on kalibroitava ottamaan huomioon tuo ajautuminen. Lisäksi ne voivat katketa aaltojohtimien sivupinnan karheudesta. Toisaalta valolla pakkaaminen ei ole enää vain kaukainen tutkimusprojekti.

Edistyneessä pakkaamisessa on muitakin etuja. Analogisia piirejä voidaan kehittää siinä noodissa, joka on ihanteellinen, ja niitä voidaan käyttää toistuvasti uudelleen ilman huolta näiden laitteiden kutistumisesta.

Lisäksi teollisuus jatkaa parannuksia tehopuolijohteiden pakkaamisessa. Esimerkiksi piikarbidissa (SiC) toimittajat integroivat SiC-tehomOSFETit ja muut komponentit tehomoduuliin. SiC:llä itsellään on suurempi läpilyöntikenttä ja parempi lämmönjohtavuus kuin piillä.

”Se, mitä me ja muut työstämme, on se, miten optimoimme kyseisen moduulin, jotta piikarbidista saataisiin täysi hyöty. Sinun on tiedettävä, mitä teet tehomoduulin kanssa”, sanoi Creen teknologiajohtaja John Palmour hiljattain antamassaan haastattelussa. ”Piikarbidi kytkeytyy niin nopeasti verrattuna piihin. Paketin sisällä on tehtävä paljon asioita, jotta siitä saadaan teho irti. Toisin sanoen, jos käytät tavanomaisia tehomoduulisuunnitelmia, joita käytetään piitä varten, saat vain noin puolet SiC:n suorituskyvystä.”

Johtopäätös
Siirtyminen 3 nm:iin tulee tapahtumaan, vaikkakin se saattaa kestää odotettua kauemmin. Sama pätee myös 2 nm:n osalta.

Sen lisäksi on epäselvää, mitä 1 nm:n osalta tapahtuu. CFET:t saattavat olla oikea tie. Toisaalta sirujen skaalautuminen voi loppua, tai se voi rajoittua pieniin korkean suorituskyvyn omaaviin, erittäin spesifisiin siruihin tai siruihin, jotka vaativat erittäin suurta tiheyttä.

Lähitulevaisuudessa on kuitenkin tilaa useille teknologioille, koska mikään yksittäinen teknologia ei pysty hoitamaan kaikkia sovelluksia.