Výroba čipů na 3nm a více

Vybrané slévárny začínají zavádět své nové 5nm procesy s 3nm v R&D. Velkou otázkou je, co přijde potom.

Práce na 2nm uzlu a dále jsou v plném proudu, ale na obzoru je řada výzev a také nejistota. Podle analytiků se již objevily náznaky, že slévárny posunuly své harmonogramy 3nm výroby o několik měsíců kvůli různým technickým problémům a nepředvídanému vypuknutí pandemie. COVID-19 zpomalil dynamiku a ovlivnil prodeje v odvětví integrovaných obvodů.

To zase pravděpodobně oddálí roadmapy za 3nm. Přesto současná situace polovodičový průmysl nezastavila. Slévárny a výrobci pamětí dnes pracují s relativně vysokou mírou využití továren.

V zákulisí mezitím slévárny a jejich zákazníci pokračují ve vývoji svých 3nm a 2nm technologií, které jsou nyní plánovány zhruba na rok 2022, resp. 2024. Pracuje se také na 1nm a dalších technologiích, ale to je ještě daleko.

Počínaje 3nm technologií průmysl doufá, že se mu podaří přejít od dnešních tranzistorů finFET k tranzistorům FET typu gate-all-around. Na 2 nm a možná i dále se průmysl zabývá současnými a novými verzemi tranzistorů typu gate-all-around.

V těchto uzlech budou výrobci čipů pravděpodobně potřebovat nové vybavení, například další verzi extrémní ultrafialové (EUV) litografie. Pracuje se také na nových technologiích nanášení, leptání a kontroly/metrologie.

Není třeba dodávat, že náklady na návrh a výrobu jsou zde astronomické. Podle IBS činí náklady na návrh 3nm čipu 650 milionů dolarů, zatímco u 5nm zařízení 436,3 milionu dolarů a u 7nm 222,3 milionu dolarů. Za těmito uzly je příliš brzy na to říci, kolik bude čip stát.

Ne všechny návrhy vyžadují pokročilé uzly. Ve skutečnosti rostoucí náklady vedou mnohé k tomu, aby zkoumali jiné možnosti, například pokročilé balení. Jedním ze způsobů, jak získat výhody škálování, je umístit pokročilé čipy do obalu.

Semiconductor Engineering se podíval na to, co nás čeká, pokud jde o další tranzistory, výrobní nástroje, materiály, obaly a fotoniku.

Nové tranzistory a materiály
Tranzistory, jeden z klíčových stavebních prvků čipů, zajišťují spínací funkce v zařízeních. Po desetiletí byly čipy založené na planárních tranzistorech nejvyspělejšími zařízeními na trhu.

Na 20 nm narazily planární tranzistory na zeď. V reakci na to společnost Intel v roce 2011 přešla na finFETy na 22 nm, následovaná slévárnami na 16/14 nm. U finFETů se řízení proudu provádí implementací hradla na každé ze tří stran lamely.

S finFETy výrobci čipů pokračovali v tradičním škálování čipů. Očekává se však, že finFETům dojde dech, až šířka lamel dosáhne 5 nm, což nastane někdy kolem 3nm uzlu. Vybrané slévárny tedy v roce 2022 doufají, že při 3nm přejdou na novou generaci tranzistorů zvanou nanosheet FET. Nanosheet FET spadá do kategorie zvané gate-all-around FETs.

Nanosheet FET je rozšířením finFET. Je to finFET na své straně s obtočeným hradlem. Nanosheety se objeví na 3 nm a mohou se rozšířit na 2 nm nebo dále.

Obrázek 1: Planární tranzistory vs. finFET vs. nanosheet FET. Zdroj: Zdroj: Samsung

Na stole jsou i další možnosti, které rovněž spadají do kategorie gate-all-around. Například společnost Imec vyvíjí forksheet FET pro 2 nm. U forksheet FET jsou nFET i pFET integrovány do stejné struktury. Stěna z dielektrika odděluje nFET a pFET. Tím se liší od stávajících FETů typu gate-all-around, které používají různá zařízení pro nFET a pFET.

Forksheet FETy umožňují menší rozestupy mezi n a p a snížení měřítka plochy. 2nm forksheet společnosti Imec má 42nm rozteč kontaktních hradel (CPP) a 16nm rozteč kovu. Pro srovnání, nanosheety mají 45nm CPP a 30nm rozteč kovu.

Komplementární FETy (CFET), další typ zařízení typu gate-all-around, jsou také možností na 2nm a možná i dále. CFET se skládají ze dvou samostatných nanodrátových FET (p-typu a n-typu). V podstatě jde o to, že nanodrát p-typu je naskládán na nanodrát n-typu.

„Koncepce CFET spočívá ve „skládání“ nFET na zařízení pFET, což eliminuje úzké místo oddělení n-p a v důsledku toho snižuje plochu aktivní plochy článku dvojnásobně,“ uvedl Julien Ryckaert, programový ředitel společnosti Imec, v nedávném článku.

CFET jsou slibné. „Když se lidé dívají na technologie typu gate-all-around, konkrétně na komplementární nanodrátky (CFET) a podobné technologie, vidí, že tyto technologie vytvářejí inflexní bod směrem k 3nm, 2nm a 1nm logickému škálování,“ řekl David Fried, viceprezident pro výpočetní produkty ve společnosti Lam Research/Coventor. „Lidé přezkoumávají trajektorii stohovaných nanodrátů spolu s dalšími kroky, které tento přechod umožní. To je to, o čem lidé uvažují, že by mohlo být za hranicí 3 nm. Nevím o tom, že by někdo definoval uzly v tomto prostoru, ale tyto technologie by mohly umožnit další trajektorii škálování na 3 nm a dále.“

CFET a příbuzné tranzistory však mají určité problémy. „Problémem jsou tepelné procesy,“ řekl Jeffrey Smith, vedoucí pracovník technického oddělení TEL. „Před vysokoteplotními procesy musíte položit spoustu kovů. Musíte tedy určit maximální tepelné limity pro bariérové kovy potřebné mezi kontaktem a propojením CFET.“

Shrnuto a podtrženo, vývoj CFET bude vyžadovat čas, protože dnes je k dispozici jen velmi málo poznatků o křemíku a spousta problémů k řešení. „CFET je slibný, ale je na něj ještě brzy,“ řekl Handel Jones, generální ředitel společnosti IBS. „Velkým problémem je, že i když jsou struktury hradel vylepšené, musíme vylepšit MOL a BEOL. Jinak je zvýšení výkonu omezené.“

Výroba čipů na 2nm/1nm přináší celou řadu nových problémů a bude zapotřebí nových technik a zařízení v celé řadě různých kroků. To je patrné u tenkých vrstev nanášených během výroby.

„Když se začnete dostávat k vrstvám o tloušťce menší než 5 nm u spin-coat nánosů, jste náchylní k malým odchylkám v povrchové energii,“ řekl James Lamb, Corporate Technical Fellow ve společnosti Brewer Science. „To může být způsobeno substrátem nebo materiálem. Takže opravdu musíte mít dokonalé smáčení a povrch potahovaného substrátu, stejně jako materiál, kterým potahujete, abyste neměli žádné vady. Jedná se o dostatečně tenké vrstvy, kde dynamika rozhraní dominuje tvorbě filmu podobně jako u samoskladných procesů a je velmi náchylná na drobné změny.“

Pro představu, 1nm film může mít tloušťku 5 až 8 atomů. Mnohé z těchto filmů mají 30 až 40 atomů.

„Položit to, navlhčit povrch a přimět materiál, aby k tomuto povrchu přilnul, se stává výzvou,“ řekl Lamb. „Klíčovým faktorem je čistota materiálů. Pokud máte jakoukoli odchylku v substrátu, získáte anomálii nebo lokalizovanou odchylku tloušťky.“

Nové EUV skenery
Litografie, umění vzorovat drobné prvky na čipech, pomáhá umožnit škálování čipů. Při 3 nm a více budou výrobci čipů pravděpodobně potřebovat novou verzi litografie EUV, která se nazývá EUV s vysokou numerickou aperturou (high-NA EUV).

Rozšíření dnešní EUV, high-NA EUV, je stále ve fázi R&D. Tento nástroj mamutích rozměrů, jehož výroba je plánována na 3 nm v roce 2023, je složitý a drahý.

EUV je důležitý z několika důvodů. Výrobci čipů dlouhá léta používali v továrnách skenery pro 193nm litografii založené na optice. S pomocí vícenásobného vzorování výrobci čipů rozšířili 193nm litografii až na 10nm/7nm. Ale při 5nm dochází současným litografickým technologiím dech.

Tam se hodí EUV. EUV umožňuje výrobcům čipů vzorovat nejobtížnější prvky na 7 nm a více. „Použití EUV na vlnových délkách 13,5 nm by mělo být snazší a životaschopnější,“ řekl Aki Fujimura, generální ředitel společnosti D2S.

Vývoj technologie EUV byl obtížný. Společnost ASML však dnes dodává svůj nejnovější skener EUV. Systém využívá vlnovou délku 13,5 nm s čočkou 0,33 NA a umožňuje 13nm rozlišení s propustností 170 waferů za hodinu.

Při 7 nm výrobci čipů patternují drobné prvky pomocí metody jednoduchého patternu na bázi EUV. Jednoduché patterování EUV se rozšíří na zhruba 30nm až 28nm rozteče. Za touto hranicí budou výrobci čipů vyžadovat dvojité patterningové EUV, což je obtížný proces.

„I když na EUV použijeme techniky vícenásobného patterningu, překrývání bude neuvěřitelně obtížné,“ řekl Doug Guerrero, senior technolog ve společnosti Brewer Science.

Dvojitý patterning EUV je stále možností na 5nm/3nm a dále, pokud se ukáže jako nákladově efektivní. Aby se však výrobci čipů pojistili, chtějí EUV s vysokou úrovní DNA, což jim umožní pokračovat v jednodušším přístupu s jedním vzorováním.

Skener EUV s vysokou úrovní DNA je však složitý. Systém je vybaven radikální čočkou 0,55 NA schopnou dosáhnout rozlišení 8 nm. Místo tradiční konstrukce objektivu bude nástroj s vysokou NA používat anamorfní objektiv. Tento objektiv podporuje 8násobné zvětšení v režimu skenování a 4násobné v opačném směru. V důsledku toho se velikost pole zmenší na polovinu. V některých případech by tedy výrobce čipů zpracovával čip na dvou různých maskách. Poté jsou masky sešity dohromady a vytištěny na wafer, což je složitý proces.

Existují i další problémy. Nejsou k dispozici rezistové materiály s vysokým rozlišením. Naštěstí lze stávající nástroje pro masky EUV využít pro 3nm a další technologie.

Průmysl však může vyžadovat polotovary masek EUV s novými materiály. To zase vyžaduje rychlejší nástroje pro nanášení polotovarů masek iontovým svazkem (IBD). „Agresivně spolupracujeme s našimi klíčovými zákazníky na uvolnění několika pokročilých funkcí v rámci konstrukce našeho systému IBD, které budou řešit 3nm a další technologie,“ řekl Meng Lee, ředitel produktového marketingu společnosti Veeco.

Všechno řečeno, high-NA čelí několika výzvám. „High-NA EUV je ještě několik let před dosažením velkosériové výroby,“ řekl Patrick Ho, analytik společnosti Stifel Nicolaus. „Společnost ASML může začít dodávat beta systémy v roce 2021. Ale jak nás EUV naučila, beta systémy neznamenají, že velkosériová výroba je za rohem.“

Zpracování na molekulární úrovni
Dnešní čipy se vyrábějí pomocí různých nástrojů pro zpracování na atomární úrovni. Jedna taková technologie, nazývaná nanášení atomárních vrstev (ALD), nanáší materiály po jedné vrstvě.

Příbuzná technologie leptání atomárních vrstev (ALE) odstraňuje cílené materiály na atomární úrovni. ALD i ALE se používají v logice a pamětech.

Průmysl také pracuje na pokročilých verzích ALD a ALE pro sub-3nm uzly. Jednou z takových technologií je plošně selektivní nanášení, pokročilá technika samouspořádaného vzorování. Selektivní nanášení, které kombinuje nové chemikálie s nástroji ALD nebo MLD (molecular layer deposition), zahrnuje proces nanášení materiálů a vrstev na přesně daná místa. Teoreticky lze selektivní nanášení použít k nanášení kovů na kovy a dielektrik na dielektrika na zařízení.

Potenciálně by mohlo snížit počet litografických a leptacích kroků v toku. Ale plošně selektivní depozice je stále ve fázi R&D uprostřed řady problémů.

Další technologií na obzoru je leptání molekulárních vrstev (MLE). „ALE existuje již od 90. let,“ řekl Angel Yanguas-Gil, hlavní vědecký pracovník pro materiály v Argonne National Laboratory. „Byla založena na plazmatu, ale došlo k vývoji pro anorganické materiály zahrnujícímu izotropní leptání atomárních vrstev, kde se nacházíme dnes. Leptání molekulárních vrstev je jeho rozšířením pro hybridní organické/anorganické materiály. Pro polovodičový průmysl poskytuje způsob, jak provádět izotropní redukci materiálů, které by mohly být použity jako masky pro litografii.“

Pro čipy vyvíjené v nízkých jednociferných uzlech je jedním z velkých problémů selektivní růst zařízení. Problematické je také odstraňování specifických materiálů. Anomálie, které se v čipech objevují, lze tedy odstranit nějakým druhem leptání, ale při těchto geometriích může jakýkoli materiál, který na destičce zůstane, způsobit další problémy, například zablokování masky.

„Průmysl se zabývá blokovými kopolymery jako způsobem výroby těchto těsně vzorovaných povrchů,“ řekl Yangaus-Gil. „Při použití blokových kopolymerů získáte velmi pěkné linie, které jsou však spojeny s velkou drsností. Zkoumání tohoto procesu se opírá o prekurzory ALD. Lidé zatím neprokázali, že lze selektivně pěstovat masky. Ale kdybyste si měli vsadit na další cestu, pravděpodobně to bude tímto směrem.“

Téměř všechny komerční snahy se v minulosti zaměřovaly na anorganické materiály, které jsou hustší a tenčí než organické materiály. Jakmile se však do výrobních procesů dostane více organických materiálů, bude vše složitější.

„Budou existovat kompromisy mezi izotropní povahou a hodnotou nasycení, kterou získáte pro uvolnění masky, která je v tomto procesu vyšší z hlediska tloušťky, i když má materiál nižší hustotu,“ řekl Yangaus-Gil. „V případě MLE jde o uvolňování specifické vazby z povrchu. Musíte mít na paměti, jak uspořádané jsou jednotlivé vrstvy a jak to ovlivňuje dostupnost vazby, na kterou se v procesu MLE zaměřujete.“

Problémy řízení procesu
Důležitá je také kontrola a metrologie. Inspekce využívá různé systémy k vyhledávání vad v čipech, zatímco metrologie je umění měřit struktury.

Inspekce se dělí na dvě kategorie – optickou a elektronickou. Optické kontrolní nástroje jsou rychlé, ale mají určité limity rozlišení. E-paprskové kontrolní systémy mají lepší rozlišení, ale jsou pomalejší.

Průmysl proto vyvíjí vícepaprskové e-paprskové kontrolní systémy, které by teoreticky mohly najít nejobtížnější vady při vyšší rychlosti.

ASML vyvinula e-paprskový kontrolní nástroj s devíti paprsky. Výrobci čipů však chtějí nástroj s více paprsky, který by proces urychlil. Není jasné, zda bude průmysl tyto nástroje někdy dodávat. Tato technologie stále čelí řadě problémů.

Metrologie se také potýká s některými problémy. Výrobci čipů dnes k měření struktur používají různé systémy, například CD-SEM, optické CD a další. Přístroje CD-SEM provádějí měření shora dolů. Optické systémy CD používají k charakterizaci struktur polarizované světlo.

Před deseti lety si mnozí mysleli, že se systémy CD-SEM a OCD vyčerpají. Průmysl proto urychlil vývoj několika nových typů metrologie, včetně rentgenové metrologické technologie nazvané kritický úhel rozptylu rentgenového záření (CD-SAXS). CD-SAXS využívá k měření transmisní rozptyl s proměnným úhlem z paprsku malé velikosti. Rentgenové záření má vlnovou délku menší než 0,1 nm.

Jedná se o nedestruktivní techniku. „CD-SAXS je koncepčně velmi jednoduché měření. Zdroj rentgenového záření vyšle fokusovaný svazek rentgenového záření přes vzorek s periodickou nanostrukturou a rentgenová kamera pořídí obraz rozptýleného rentgenového záření. Měření se pak opakuje pro řadu úhlů dopadu,“ řekl Joseph Kline, materiálový inženýr v NIST. „Výsledkem periodicity je monokrystalický rozptyl podobný tomu, který se získává při krystalografii proteinů. Vzorek rozptylu pak lze inverzně vyřešit a získat průměrný tvar rozložení elektronové hustoty periodické struktury. Výpočet rozptylu je Fourierovou transformací, takže je pro většinu struktur výpočetně snadný. CD-SAXS může řešit CD, neuspořádanost v CD a rozdíly v elektronové hustotě mezi vrstvami (které mohou souviset se složením). Hlavní výhody CD-SAXS oproti konvenčnímu OCD spočívají v tom, že optické konstanty jsou atomové vlastnosti nezávislé na velikosti, malá vlnová délka poskytuje vyšší rozlišení a zabraňuje mnoha problémům s korelací parametrů, které má OCD, a výpočet je mnohem jednodušší. CD-SAXS může také měřit pohřbené struktury a opticky neprůhledné vrstvy.“

V průběhu let několik subjektů prokázalo slibné výsledky pomocí CD-SAXS. V některých případech však rentgenové záření generuje velký synchrotronový akumulační prstenec v zařízení R&D.

To je pro továrnu nepraktické. CD-SAXS vyžaduje pro tovární nástroj kompaktní zdroje rentgenového záření. Tyto nástroje prodává několik společností, většinou pro R&D. Intel, Samsung, TSMC a další mají nástroje CD-SAXS v laboratoři.

Problémem CD-SAXS ve fabu je, že zdroj rentgenového záření je omezený a pomalý, což ovlivňuje propustnost. „CD-SAXS poskytuje fenomenální profily. Protože proniká skrz substrát, můžete vidět vrstvy různých materiálů,“ řekl Dan Hutcheson, generální ředitel společnosti VLSI Research. „Je to technologie podobná optické rozptylometrii, ale je pomalá.“

Problémem jsou také náklady. „Je to pravděpodobně 5x nebo 10x dražší. Vlastní náklady jsou ve srovnání s optickými vysoké,“ řekl Risto Puhakka, prezident společnosti VLSI Research.

Neočekává se tedy, že by výrobci čipů na nějakou dobu zařadili CD-SAXS do toku in-line monitorování, přinejmenším pro logiku. „Obvykle předpovídáme na pět let dopředu,“ řekl Puhakka.

CD-SAXS dělá pokroky v oblasti pamětí. Výrobci pamětí dnes v R&D používají tuto technologii k charakterizaci tvrdých masek a struktur s vysokým poměrem stran.

„U pamětí jsou struktury hluboké. Rozptyl je dobrý, takže existuje jasný plán na ~1 minutu nebo méně na jedno místo,“ řekl Paul Ryan, ředitel produktového managementu společnosti Bruker. „Pro logiku je technika stále ve fázi konceptu a očekávají se problémy s intenzitou rentgenového záření.“

Naštěstí se CD-SEM a OCD rozšířily dále, než se dříve myslelo, a používají se již dnes. Používají se i další typy rentgenové metrologie. Budou se však rozšiřovat donekonečna?“

Změny v balení
Škálování integrovaných obvodů, tradiční způsob pokroku v konstrukci, spočívá ve zmenšování různých funkcí čipu v každém uzlu a jejich balení na monolitický die. Škálování integrovaných obvodů se však pro mnohé stává příliš drahým a výhody výkonu a spotřeby se v každém uzlu snižují.

„Kolik společností si dnes může z ekonomického hlediska dovolit křemík na „bleeding edge“? Tento počet se zmenšuje,“ řekl Walter Ng, viceprezident pro obchodní řízení společnosti UMC. „Pro trhy s velmi, velmi vysokým výkonem bude tato potřeba vždy existovat. Ale v dodavatelském řetězci se z hlediska objemu otevírá propast uprostřed. Úplně špičkový segment potřebuje 7, 5 a možná jednou i 3nm. Ale všichni ostatní dost zpomalili.“

Přestože škálování zůstává možností pro nové návrhy, mnozí hledají alternativy, jako je pokročilé balení. Další formou heterogenní integrace jsou čipy.

Balení se stává schůdnější variantou z několika důvodů. Například zatímco plocha je kritická, zejména v aplikacích umělé inteligence, kde rychlost čipu závisí na vysoce redundantních polích výpočetních prvků a akcelerátorů, největší přínosy v každém novém uzlu plynou z architektonických změn a společného návrhu hardwaru a softwaru. Cesta signálu z jednoho konce velkého čipu na druhý po tenkých vodičích trvá déle než cesta vertikálně k jinému die pomocí vysokorychlostního rozhraní.

To přimělo balírny a slévárny k dalšímu zvyšování rychlosti zabalených zařízení zdokonalováním propojení mezi zařízeními a zvyšováním hustoty samotných obalů.

Příkladem je snaha společnosti TSMC o zabudování čipů do obalu na předním konci linky (FEOL). Slévárna plánuje používat pokročilé techniky hybridního spojování, které nazývá systém na integrovaných čipech (SoIC).

To bude ještě rychlejší než spojování čipů pomocí křemíkového interposeru, který je dnes pro tento druh přístupu nejmodernější. Křemíkové interposery však lze použít také jako vlnovody pro fotoniku, a to jak uvnitř balíčku, tak mezi balíčky, což přidává další možnost pro tento přístup.

„Právě teď se setkáváme s optickými vlákny v rámci serverové farmy, což je provoz ve směru východ-západ,“ řekl Rich Rice, senior viceprezident pro rozvoj obchodu ve společnosti ASE. „Uvidíte, že budou nahrazeny backplany. Optické vlákno nepůjde přes modul, ale přímo do serveru a nakonec do balíčku, na kterém je přepínač. Ještě to má před sebou velký vývoj, ale uvidíme, že se tam společnosti budou snažit naskočit na nejnovější věci spíše dříve než později. To urychlí uplatnění fotoniky. Bude mít větší šířku pásma a bude levnější, protože začneme vídat více velkoobjemových řešení.“

Výhodou světla je, že vyžaduje méně energie než vysílání elektrického signálu po měděných drátech. „Je to ještě vzdálená budoucnost, ale existují společnosti, které pracují na interposerech přenášejících světlo,“ řekl Rice. „Potom se s nimi dá propojit s čipem a jde jen o to, dostat tyto světelné signály do boku obalu.“

To se samozřejmě snáze řekne, než udělá. Optické signály budou s rostoucím teplem driftovat, takže filtry musí být kalibrovány tak, aby tento drift zohledňovaly. Kromě toho je mohou rušit nerovnosti bočnic vlnovodů. Na druhou stranu balení pomocí světla už není jen vzdáleným výzkumným projektem.

Pokročilé balení má i další výhody. Analogové obvody lze vyvíjet v jakémkoli ideálním uzlu a lze je opakovaně používat bez obav ze zmenšování těchto zařízení.

Kromě toho průmysl pokračuje ve zdokonalování obalů pro výkonové polovodiče. Například u karbidu křemíku (SiC) výrobci integrují výkonové tranzistory SiC MOSFET a další komponenty do výkonového modulu. Samotný SiC má vyšší průrazné pole a vyšší tepelnou vodivost než křemík.

„My i ostatní pracujeme na tom, jak tento modul optimalizovat, aby plně využíval výhody karbidu křemíku. Musíte vědět, co s výkonovým modulem děláte,“ řekl v nedávném rozhovoru John Palmour, technický ředitel společnosti Cree. „Karbid křemíku se oproti křemíku přepíná tak rychle. Je spousta věcí, které musíte udělat v rámci pouzdra, abyste z něj skutečně získali výkon. Jinými slovy, pokud použijete standardní návrhy výkonových modulů, které se používají pro křemík, získáte jen asi polovinu výkonu, na který máte u SiC nárok.“

Závěr
Přechod na 3nm technologii se uskuteční, i když to může trvat déle, než se očekávalo. Totéž platí pro 2nm.

Kromě toho není jasné, co se stane na 1nm. Cestou by mohly být CFETy. Na druhou stranu, škálování čipů může skončit, nebo se může omezit na malé vysoce výkonné, vysoce specifické čipy nebo čipy, které vyžadují extrémně vysokou hustotu.

V nejbližší době však existuje prostor pro více technologií, protože žádná jediná technologie nezvládne všechny aplikace.

.